<<微型计算机原理与接口技术>>

图书基本信息

书名:<<微型计算机原理与接口技术>>

13位ISBN编号:9787040157772

10位ISBN编号:7040157772

出版时间:2004-11

出版时间:高等教育

作者:姚燕南

页数:566

字数:770000

版权说明:本站所提供下载的PDF图书仅提供预览和简介,请支持正版图书。

更多资源请访问:http://www.tushu007.com

<<微型计算机原理与接口技术>>

前言

本书为普通高等教育"十五"国家级规划教材。

本书的参考学时数为90学时,主要内容是:以80X86系列微型计算机为样板机,80386/80486为主线,主要介绍微型计算机的基础知识(包括数制及编码系统、数据类型及整机工作原理等),微处理器结构及组成,微处理器的引脚及工作时序,寻址方式、指令系统与汇编语言程序设计,半导体存储器及存储器管理技术,中断、异常及输入/输出接口技术,最后对微型计算机系统及其操作系统和网络做了介绍。

微型计算机基础知识一章中突出介绍了微型计算机的整机工作原理,为后面章节的学习起到了提纲挈 领的作用。

微处理器组成与结构一章除对80X86系列CPU做重点介绍外,还对Pentium系列CPU(Pentium I、Pentium 、Pentium 、Pentium 4)做了简介。

半导体存储器一章除增加闪速存储器及Cache等较新内容外,还对当前市场上PC机常用内存种类做了 简要介绍。

汇编语言程序设计一章中,除了重点突出实方式下的编程外,还介绍了DOS系统功能调用、BIOS调用及汇编语言与高级语言的混合编程。

在输入 / 输出方法及常用接口电路一章中,以介绍常用接口电路为主,并对新的多功能I / O接口电路 也做了简介。

微型计算机系统一章中除了介绍系统组成外,还介绍了许多:PC机实用技术,如系统设置、各种外部 设备的工作原理及其应用程序等。

本教材在编写过程中注意了由浅入深、循序渐进,对基本概念讲述清楚,并有大量实例,具有软硬结 合、图文并茂、内容丰富及取材较新等特点,不仅适合用做教材,而且可作为工程技术人员的自学用 书。

使用本教材时应注意先学习数字电子技术课程,其教学方法应注重理论与实践相结合,要多上机、多 实践,这样才能有好的效果。

本教材由姚燕南编写第一、六、七章,薛钧义编写第三、九章,姚向华编写第二、八、十一章,姚向华与欧文共同编写第四、五章,姚向华与薛钧义共同编写第十章。

冯博琴教授为本教材的编写提出了许多宝贵意见,在此表示诚挚的感谢。

由于编者水平有限,书中难免还存在一些缺点和错误,殷切希望广大读者批评指正。

<<微型计算机原理与接口技术>>

内容概要

《普通高等教育"十五"国家级规划教材:微型计算机原理与接口技术》以80X86系列微机为样板机,以80386/80486为主线,主要介绍微型计算机的基础知识(包括数制及编码系统、数据类型及整机工作原理等),微处理器结构及组成,微处理器的引脚及工作时序,寻址方式、指令系统与汇编语言程序设计,半导体存储器及存储器管理技术,中断、异常及输入/输出接口技术。最后对微机系,统及其操作系统和网络做了介绍。

本书特点是由浅入深、循序渐进,并从应用角度出发,讲述了微型计算机的基本原理及应用技术。

《普通高等教育"十五"国家级规划教材:微型计算机原理与接口技术》可作为高等学校非计算机专业相关课程的教材,也可作为工程技术人员的自学用书。

<<微型计算机原理与接口技术>>

作者简介

姚燕南,1941年3月生,1964年毕业于西安交通大学自动控制专业,现为西安交通大学自动化科学与技术系教授。

长期从事微机控制系统方面的教学和科研工作,获得多项科研及教学成果,公开发表论文50多篇,主要著作有《微型计算机原理》、《微机控制系统及其应用》、《微机控制新技术》等。

薛钧义,1937年12月生,1960年毕业于西安交通大学工业自动化专业,1964年工业电子学研究生毕业,现为西安交通大学电气工程学院教授,博士生导师。

曾任电气工程学院院长、教育部西安交通大学电工电子教学基地总负责人,全国工业控制计算机专业会委员,全国自学考试委员会,电子、电工信息类专业委员会委员等职。

主编了《微型计算机原理及应用(Intel80x86系列)》、《凌阳十六位单片机原理及应用》、《微机控制系统及其应用》等教材。

多次获得省、部级优秀教材奖及优秀教学成果奖。

<<微型计算机原理与接口技术>>

书籍目录

第一章 微型计算机基础知识

- 1.1 计算机中的数制和编码系统
- 1.1.1 计算机中的数制
- 1.1.2 计算机中信息的编码表示
- 1.2 微型计算机中的数据类型
- 1.2.1 常用数据类型
- 1.2.2 数学协处理器的数据格式
- 1.3 计算机的基本结构及其整机工作原理
- 1.3.1 简化计算机的基本结构
- 1.3.2 计算机的整机工作原理
- 1.4 微处理器的发展史
- 1.4.1 微处理器及微型计算机
- 1.4.2 微处理器发展史
- 习题与思考题

第二章 微型计算机的组成及微处理器的功能结构

- 2.1 微型计算机的组成
- 2.1.1 微处理器
- 2.1.2 存储器
- 2.1.3 输入/输出设备及其接口电路
- 2.1.4 总线
- 2.2 80X86系列微处理器的功能结构
- 2.2.1 8086/8088及80286微处理器的功能结构
- 2.2.2 8086/8088的存储器组织及其寻址
- 2.2.3 8086/8088的I/O地址空间
- 2.2.4 80386/80486 CPU的功能结构
- 2.2.5 Pentium级CPU的功能结构
- 习题与思考题

第三章 80X86的寻址方式和指令系统

- 3.1 指令的格式
- 3.1.1 机器指令格式
- 3.1.2 符号指令格式
- 3.2 寻址方式
- 3.2.1 立即寻址 (ImmediateAddressing)
- 3.2.2 寄存器寻址 (Register Addressing)
- 3.2.3 存储器操作数的寻址方式
- 3.3 指令系统
- 3.3.1 数据传送类指令
- 3.3.2 算术运算指令
- 3.3.3 逻辑运算与移位指令
- 3.3.4 串操作指令
- 3.3.5 位操作指令
- 3.3.6 控制转移类指令
- 3.3.7 标志位操作指令
- 3.3.8 按条件设置字节指令SET

<<微型计算机原理与接口技术>>

3.3.9 处理器控制指令 3.3.10 操作系统型指令 习题与思考题

第四章 汇编语言程序设计

- 4.1 计算机程序设计语言的演变
- 4.1.1 机器语言
- 4.1.2 汇编语言
- 4.1.3 高级语言
- 4.1.4 混合语言
- 4.2 汇编语言语法
- 4.2.1 指令语句格式
- 4.2.2 汇编语句的操作数
- 4.2.3 变量的定义方法
- 4.2.4 伪指令
- 4.2.5 宏指令及其使用
- 4.3 实地址方式下的汇编语言程序设计
- 4.3.1 顺序程序设计
- 4.3.2 分支程序设计
- 4.3.3 循环程序设计
- 4.3.4 子程序设计
- 4.3.5 多模块程序设计
- 4.4 汇编程序及上机过程
- 4.4.1 汇编语言源程序的汇编、连接和装入运行
- 4.4.2 汇编程序对源程序的汇编过程
- 4.4.3 汇编语言和PC DOS的接口
- 4.4.4 MASM版本介绍
- 4.5 DOS及BIOS功能调用
- 4.5.1 DOS中断及功能调用
- 4.5.2 BIOS中断及功能调用
- 4.6 汇编语言与高级语言的混合编程

习题与思考题

第五章 微处理器外部结构和总线操作时序

- 5.1 8086/8088 CPU的引脚功能
- 5.1.1 8086/8088 CPU共用引脚功能
- 5.1.2 最小方式下引脚信号的功能
- 5.1.3 最大方式下引脚信号的功能
- 5.1.48086/8088最小方式和最大方式系统的基本配置
- 5.2 8086/8088系统总线时序
- 5.2.1 系统的复位时序及典型的总线周期时序
- 5.2.2 最小方式系统总线周期时序
- 5.2.3 最大方式系统总线周期时序
- 5.3 80386/80486 CPU的引脚信号功能及其系统总线时序
- 5.3.180386引脚信号及其系统总线时序
- 5.3.2 80486引脚信号及其系统总线时序
- 习题与思考题
- 第六章 半导体存储器

<<微型计算机原理与接口技术>>

- 6.1 存储器的分类和主要性能指标
- 6.1.1 存储器的分类
- 6.1.2 内存储器的性能指标
- 6.2 只读存储器RoM
- 6.2.1 只读存储器的结构、特点和分类
- 6.2.2 紫外线擦除可编程只读存储器UVEPROM
- 6.2.3 电擦除可编程只读存储器E:PRoM
- 6.2.4 Flash闪速存储器
- 6.3 静态随机存取存储器SRAM
- 6.3.1 SRAM的基本结构
- 6.3.2 SRAM基本存储电路及典型芯片举例
- 6.3.3 非挥发静态随机存取存储器NUSRAM
- 6.3.4 SRAM、ROM与CPU的连接
- 6.4 动态随机存取存储器DRAM
- 6.4.1 DRAM基本存储单元及其工作原理
- 6.4.2 简单DRAM芯片举例
- 6.4.3 简单动态RAM的连接与再生
- 6.5 高速缓冲存储器Cache
- 6.5.1 概述
- 6.5.2 高速缓冲存储器的组成和结构
- 6.5.3 高速缓存Cache的地址映像功能
- 6.5.4 Cache内容的替换
- 习题及思考题

第七章80386/80486 CPU的存储器管理

- 7.1 实方式存储器管理
- 7.1.1 存储器的分段结构
- 7.1.2 物理地址的形成

.

第八章 中断及异常

第九章 输入/输出方法及常用的接口电路

第十章 微型计算机系统

第十一章 微型机操作系统和微型机网络简介

参考文献

<<微型计算机原理与接口技术>>

章节摘录

版权页: 插图: 在预取指令代码时,BIU把从外部存储器取来的指令代码同时传送给代码预取部件和内部高速缓冲,以便在紧密编码循环中,下一次预取相同的指令,可直接访问高速缓存。

BIU采用写缓冲寄存器的方法先将写操作数据暂存起来,等待外部存储器或I/O端口来取。

当操作数的数据被缓冲寄存时,处理器便可执行其他操作,这称为写缓冲。

80486 BIU可缓冲寄存4个32位的写操作数据。

地址、数据和控制信息都能被缓冲,这无疑将提高处理器的运行速度。

2) 高速缓冲存储部件 高速缓冲存储部件用来管理80486芯片上的8 KB高速缓冲RAM。

处理器中其他部件产生的所有总线访问请求在送达BIU之前,先经过高速缓存部件。

如果总线访问请求能在高速缓存中得以解决,则该总线访问请求将立即得到满足,BIU不必再产生总线周期,这种情况称为高速缓存命中。

如果总线访问请求不能在高速缓存中得以解决,便称为高速缓存未命中,这时BIU将以一次l6字节的传输方式将请求的存储单元内容送至高速缓存,这称为高速缓存的行填充。

写操作时,检查整个高速缓存,若发现写操作的目标,则立即修改高速缓存的内容,并开始一个写总 线周期,把修改的数据写回存储器,这称为高速缓冲存储器写通。

80486中高速缓存部件及代码预取部件紧密耦合。

- 一旦代码预取部件预取指令代码时未命中,BIU将对高速缓存进行行填充,从存储器取出的指令代码将同时送到高速缓存部件和代码预取部件。
- 3) 代码预取部件 在总线空闲周期时, 代码预取部件向BIU发出预取指令的请求。

预取的存储器地址由预取部件自身产生。

预取周期将一次读16个字节的指令代码,并存入32个字节的预取队列中。

如果高速缓冲存储器在指令预取时能命中,则不需要产生总线周期。

当遇到跳转、中断、子程序调用等操作时,预取队列被清空。

4)指令译码部件指令译码部件的功能是从指令预取队列取机器码,并将其转换成对其他处理部件的控制信号等。

译码过程分两步:首先要决定指令执行时是否需要访问存储器,若需要便立即产生总线访问周期,使存储器操作数在译码结束后能准备好;然后进行译码过程的第二步,产生对其他处理部件的控制信号等,为指令执行做好准备。

由于采用两步译码,且大多数指令都在一个时钟周期内译码完毕,80486的指令译码部件中没有已译码指令队列。

5)控制部件80486中控制部件单独设置而没有放在执行部件中。

控制部件对整数部件、浮点部件和段部件等进行控制,使它们完成已译码指令的执行。

<<微型计算机原理与接口技术>>

编辑推荐

《普通高等教育"十五"国家级规划教材:微型计算机原理与接口技术》可作为高等学校非计算机专业相关课程的教材,也可作为工程技术人员的自学用书。

<<微型计算机原理与接口技术>>

版权说明

本站所提供下载的PDF图书仅提供预览和简介,请支持正版图书。

更多资源请访问:http://www.tushu007.com