数字系统设计
2006-1
蓝色畅想
夏宇闻
本书是在《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》(夏宇闻编著)的基础上修订而成的。本书讲述利用Vcrilog硬件描述语言进行建模、仿真和综合设计复杂数字系统的方法。全书在介绍现代数字系统设计方法思想的基础上，深入地讲解了常用的Verilog HDL(IEEE 1364-2001标准)语法，通过一系列由浅入深的设计示例，剖析了数字系统设计方法的核心，然后逐步过渡到工程设计范例的讲解。本书同时配有实验练习和语法手册，可供读者上机练习和查阅，以提高利用Verilog HDL设计复杂数字系统的能力。 本书可以作为高等学校电子信息、自动控制和计算机工程类的本科高年级和研究生的教学和实验用书，亦可供工程技术人员自学与参考。
第一篇 绪论 总结 思考题第二篇 基础部分 第一章 Verilog的基本知识 1.1 硬件描述语言 1.2 VerilogHDL的历史 1.3 VerilogHDL和VHDL的比较 1.4 Verilog的应用情况和适用的设计 1.5 采用VerilogHDl设计复杂数字电路的优点 1.6 采用硬件描述语言的设计流程简介 本章小结 思考题 第二章 Verilog语法的基本概念 2.1 Verilog模块的基本概念 2.2 Verilog用于模块的测试 本章小结 思考题 第三章 模块的结构、数据类型和变量、基本的运算符号 3.1 模块的结构 3.2 数据类型及其常量与变量 3.3 运算符及表达式 本章小结 思考题 第四章 运算符、赋值语句与结构 第五章 条件语句、循环语句、块语句与生成语句 第六章 结构语句、系统任务、函数语句和显示系统任务 第七章 调试用系统任务和常用编译预处理语句 第八章 语法概念练习第三篇 设计和验证部分 第九章 Verilog HDL模型的不同抽象级别 第十章 编写和验证简单的纯相合逻辑模块 第十一章 复杂数字系统的构成 第十二章 同步状态机的原理、结构和设计 第十三章 设计可综合状态机的指导原则 第十四章 深入理解阻塞和非阻塞赋值 第十五章 较复杂时序逻辑电路设计实践 第十六章 复时序逻辑电路设计实践 第十七章 简化的RISC CPU设计 第十八章 虚拟器件、虚拟接口模型、基于平台的设计方法及其在大型数字系统设计中的应用参考文献
夏宇闻的书真多啊
很不错的书，比较基础适合初学者
最近喜欢上这个！！！看看.......
书还未开始看，导师推荐买的，内容应该值得看。纸张跟印刷还可以，但书脊的胶都快裂开了，应该过不了过久书就会散开
书有点旧了，跟夏老师的另一本书是重的，然后可能是双11，发货比较慢。
这是一本很不错的入门教材