Verilog HDL高级数字设计
西里提
电子工业出版社
出版时间：
2004-5
出版社：
电子工业出版社
作者：
西里提
页数：
985
字数：
1411000
Tag标签：
无
内容概要
本书通过大量完整的实例讲解了使用Verilog HDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章，涵盖了建模、结构平衡、功能验证、故障模拟和逻辑合成等关键问题，还有合成后设计确认、定时分析及可测性设计等内容。 本书结构清晰，内容组织合理，适用于计算机、电子等相关专业本科高年级学生或研究生课程，同时也适用于对学习Verilog HDL及其在现代集成电路设计流中的应用感兴趣的专业工程师和技术人员。
书籍目录
1. 数字设计方法概述2. 组合逻辑设计回顾3. 时序逻辑设计基础4. Verilog逻辑设计介绍5. 用组合时序逻辑行为模型进行逻辑设计6. 组合与时序逻辑综合7. 数据通道控制器设计与综合8. 可编程逻辑与存储器件9. 数字处理器算法与结构10. 算术处理器结构11. 后综合设计确认附录
图书封面
图书标签Tags
无
广告
下载页面
我认为这是一本非常经典的教材，推荐那些想深入学习Verilog的高年级EE专业学生和EDA开发人员阅读学习，书中有很多例子都非常值得深入研究。这本书有中译本，还便宜一些，但还是建议有时间有能力的阅读原版的。