

<<集成电路版图设计教程>>

图书基本信息

书名：<<集成电路版图设计教程>>

13位ISBN编号：9787547810361

10位ISBN编号：7547810365

出版时间：2012-3

出版时间：上海科学技术出版社

作者：曾庆贵，姜玉稀 编著

页数：164

版权说明：本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问：<http://www.tushu007.com>

<<集成电路版图设计教程>>

内容概要

这本书由曾庆贵、姜玉稀编著，系统讲述使用Cadence软件进行集成电路版图设计的原理、编辑和验证方法，包括版图设计从入门到提高的全部内容，包括：半导体集成电路；UNIX操作系统和Cadence软件；VirtHOSO版图编辑器；CMOS数字电路版图设计；版图验证；版图验证规则文件的编写；外围器件及阻容元件版图设计；CMOS模拟集成电路的版图设计；铝栅CMOS和双极集成电路的版图设计。

同时附录介绍了几个版图设计规则、验证文件和编写验证文件常用的命令等。

本书具有以下特点：

(1)以培养学生的职业技能为原则来设计结构、内容和形式。

(2)基础知识以“必需、够用”为度，强调专业技术应用能力的训练。

(3)对基本理论和方法的论述多以图表形式来表达，便于易学易懂，并增加相关技术在生产中的应用实例，降低读者阅读难度。

(4)提供电子教案增值服务。

本书可以作为高职高专及本科层次学生集成电路版图设计课程的教材或参考书，或作为版图设计培训班的教材，也可供从事集成电路版图设计的在职人员参考。

<<集成电路版图设计教程>>

书籍目录

第1章 半导体集成电路

1.1 集成电路的发明和发展

1.2 集成电路的分类

1.2.1 按器件结构类型分类

1.2.2 按电路功能分类

1.3 集成电路制造过程

1.3.1 设计

1.3.2 掩膜版制造

1.3.3 单晶材料

1.3.4 芯片制造

1.3.5 封装

1.3.6 检测

1.4 CMOS集成电路

1.4.1 CMOS数字电路

1.4.2 CMOS模拟电路

1.5 集成电路制造工艺

1.5.1 氧化

1.5.2 光刻和刻蚀

1.5.3 掺杂

1.5.4 淀积

1.5.5 接触与互连

1.5.6 CMOS工艺的主要流程

1.6 习题

第2章 UNIX操作系统和Cadence软件

2.1 UNIX操作系统基础

2.1.1 有关目录的操作

2.1.2 有关文件的操作

2.1.3 文件存取权限

2.1.4 命令处理

2.1.5 使用vi

2.1.6 LinUX简介

2.2 Cadence软件

2.2.1 EDA厂商简介

2.2.2 Cadence软件概述

2.3 电路图的输入和编辑

2.3.1 建立新库

2.3.2 电路图编辑窗

2.3.3 电路图的输入

2.3.4 电路图的层次化设计

2.4 习题

第3章 Virtuoso版图编辑器

3.1 版图编辑器概述

3.1.1 建立版图库和版图单元

3.1.2 打开文件

3.1.3 对层选择窗进行设置

<<集成电路版图设计教程>>

- 3.1.4 版图编辑窗
- 3.1.5 使用Option菜单进行版图编辑窗设置
- 3.2 版图的建立
 - 3.2.1 设置输入层
 - 3.2.2 屏幕显示画图区
 - 3.2.3 建立几何图形
 - 3.2.4 建立Instance
- 3.3 版图的编辑
 - 3.3.1 设置层的可视性
 - 3.3.2 测量距离或长度
 - 3.3.3 图形显示
 - 3.3.4 选择目标
 - 3.3.5 改变图形的层次
 - 3.3.6 加标记
- 3.4 习题
- 第4章 CMOS数字集成电路版图设计
 - 4.1 MOS场效应晶体管的版图实现
 - 4.1.1 单个MOS场效应晶体管的版图实现
 - 4.1.2 MOS场效应晶体管阵列的版图实现
 - 4.2 版图设计规则
 - 4.2.1 概述
 - 4.2.2 1.5 μm 硅栅CMOS设计规则
 - 4.3 CMOS数字电路基本单元的版图设计
 - 4.3.1 反相器
 - 4.3.2 传输门
 - 4.4 棍棒图
 - 4.5 CMOS数字电路版图设计实例
 - 4.5.1 异或门
 - 4.5.2 全加器
 - 4.5.3 无置位端和复位端的D触发器
 - 4.5.4 带复位端的D触发器
 - 4.6 版图设计方法概述
 - 4.6.1 版图设计方法
 - 4.6.2 层次化设计简介
 - 4.7 CMOS数字电路层次化设计实例
 - 4.7.1 输入多路选择器(mux2)
 - 4.7.2 SRAM单元及阵列
 - 4.8 常用版图设计技巧
 - 4.9 习题
- 第5章 版图验证
 - 5.1 概述
 - 5.1.1 版图验证的项目
 - 5.1.2 Cadence软件的版图验证工具
 - 5.1.3 版图验证过程简介
 - 5.2 运行DivaDRC
 - 5.3 运行DraculaDRC
 - 5.3.1 验证步骤

<<集成电路版图设计教程>>

5.3.2 结果分析

5.4 运行DraculaLVS

5.4.1 LVS原理

5.4.2 运行过程

5.4.3 输出报告解读

5.4.4 错误的纠正

5.5 关于ERC

5.6 习题

第6章 版图验证规则文件的编写

6.1 DivaDRC验证规则文件的建立

6.1.1 DivaDRC规则文件简介

6.1.2 层操作命令的图文解释

6.1.3 DivaDRC命令

6.1.4 DivaDRC规则文件的举例

6.2 DraculaDRC规则文件

6.2.1 Dracula规则文件的结构

6.2.2 建立DraculaDRC规则文件

6.3 建立DraculaLVS规则文件

6.4 Dracula规则文件至Diva规则文件的转换

6.5 习题

第7章 外围器件及阻容元件版图设计

7.1 特殊尺寸器件的版图设计

7.1.1 大尺寸器件

7.1.2 倒比管

7.2 电阻、电容器及二极管的版图设计

7.2.1 MOS集成电路中的电阻

7.2.2 MOS集成电路中的电容器

7.2.3 集成电路中的二极管

7.2.4 CMOS工艺下的衬底PNP管

7.3 CMOS集成电路的静电放电保护电路

7.3.1 ESD攻击模型与测试方法

7.3.2 ESD保护器件

7.3.3 ESD保护电路

7.3.4 全芯片ESD版图设计技术

7.4 CMOS门锁效应及其预防措施

7.5 压焊块的版图设计

7.6 电源和地线的设计

7.6.1 电源和地线在外围的分布框架

7.6.2 电源和地线在内部的分布

7.7 习题

第8章 CMOS模拟集成电路的版图设计

8.1 模拟集成电路和数字集成电路的比较

8.2 失配的概念

8.3 MOS器件的匹配

8.4 无源元件的匹配

8.4.1 电阻的匹配

8.4.2 电容的匹配

<<集成电路版图设计教程>>

8.5 寄生效应

8.5.1 寄生电容

8.5.2 寄生电阻

8.6 噪声的防护

8.6.1 衬底噪声

8.6.2 金属导线之间的串扰

8.7 版图布局

8.7.1 版图布局的概念

8.7.2 布局需要注意的问题

8.7.3 版图布局实例

8.8 运算放大器版图设计实例

8.9 习题

第9章 铝栅CMOS和双极集成电路的版图设计

9.1 铝栅CMOS集成电路

9.1.1 铝栅CMOS电路的结构

9.1.2 铝栅CMOS集成电路版图实例

9.2 双极集成电路

9.2.1 双极晶体管的版图图形

9.2.2 双极集成电路的版图设计原则和步骤

9.3 双极集成电路版图实例

9.3.1 五管单元与非门的设计

9.3.2 A741型通用集成运放的版图设计

9.4 习题

附录

附录A 0.6 μm 工艺设计规则(0.6 μm Technology Topological Design Rule)

附录B 1.5 μm 硅栅CMOSdivaDRC规则文件(1.5 μm Si-GateCMOSdivaDRC.rul)

附录C 1.5 μm 硅栅CMOSN阱单层多晶双层金属LVSDracula规则文件(1.5 μm Si-GateCMOSNwellSPDMLVSDraculaFile)

附录D 习题参考答案

参考文献

<<集成电路版图设计教程>>

版权说明

本站所提供下载的PDF图书仅提供预览和简介，请支持正版图书。

更多资源请访问:<http://www.tushu007.com>