数字电子技术仿真实验教程
2012-7
清华大学出版社
李学明 编
173
288000
无
本书是配合高等学校“数字电子技术”课程而编写的一本教材。
《数字电子技术仿真实验教程》中首先介绍了multisim
1：0的基本操作，然后介绍了各种数字逻辑电路的搭建和仿真过程。本书配有160多个仿真实验电路，需要者可登录清华大学出版社网站免费下载。
《数字电子技术仿真实验教程》可作为高等院校电气、电子、通信、计算机、自动化和机电等专业的教辅、实验教材及参考书。
第1章 multisim 10的基本操作
1．1multisim 10的用户界面及设置
1．1．1multisim 10的启动
1．1．2multisim 10基本界面简介
1．1．3multisim 10基本界面的定制
1．2multisim 10元器件库及其元器件
1．2．1multisim 10的元器件库
1．2．2元器件的查找
1．2．3使用虚拟元器件
1．3mulitisim 10虚拟仪器的使用
1．3．1双通道示波器
1．3．2四通道示波器
1．3．3字信号发生器
1．3．4逻辑分析仪
1．3．5逻辑转换仪
1．3．6函数信号发生器
1．4建立仿真电路的基本操作
1．4．1创建电路图文件
1．4．2放置元器件
1．4．3元器件布局
1．4．4元器件的连线
1．4．5图纸文字编辑
1．4．6保存电路
第2章 逻辑代数
2．1逻辑函数的仿真实验
2．1．1基本逻辑函数及运算
2．1．2几种常见的逻辑运算的仿真
2．2逻辑代数基本定律的证明
2．2．1摩根定律的证明
2．2．2分配律的证明
2．2．3反演规律的证明
2．2．4代人规则
第3章 逻辑门电路
3．1分立元件门电路
3．1．1二极管门电路
3．1．2三极管的开关特性
3．1．3mos管开关特性
3．1．4分立元件门电路
3．2ttl集成逻辑门电路的仿真
3．2．1ttl非门的传输延迟时间
3．2．2集电极开路门(oc门)
3．2．3三态门(ts门)
3．2．4ttl电路的灌电流负载和拉电流负载
3．3cmos集成逻辑门电路的仿真
3．3．1cmos反相器
3．3．2其他类型cmos门电路
第4章 组合逻辑电路的仿真
4．1组合逻辑电路的分析与设计
4．1．1组合逻辑电路的分析仿真实验
4．1．2组合逻辑电路的设计仿真
4．2编码器的仿真实验
4．2．13位二进制编码器的仿真
4．3译码器的仿真实验
4．3．1二进制译码器的仿真
4．3．2二—十进制译码器的仿真
4．3．3显示译码器
4．4加法器和数值比较器的仿真
4．4．1一位加法器
4．4．2数值比较器
4．5数据选择器和数据分配器的仿真
4．5．1数据选择器的仿真
4．6．组合电路中的竞争冒险的仿真
4．6．1产生负尖峰脉冲冒险
4．6．2产生正尖峰的脉冲冒险
4．6．3竞争冒险现象的消除
第5章 集成触发器的仿真实验
5．1基本rs触发器的仿真
5．1．1由与非门组成的rs触发器
5．1．2由或非门刁组成的基本rs触发器
5．2同步触发器的仿真
5．2．1同步触发器的空翻转现象
5．3边沿触发器的仿真
5．3．1维持阻塞d触发器
5．3．2边沿jk触发器
5．3．3主从jk触发器
5．3．4t触发器和t，触发器
5．4触发器之间的转换仿真
5．4．1d触发器转换为t和t，触发器
5．4．2jk触发器和d触发器之间互换
第6章 时序逻辑电路的仿真实验
6．1异步计数器的仿真实验
6．1．1异步二进制加法计数器
6．1．2异步二进制减法计数器
6．1．3异步十进制加法计数器的仿真
6．1．4集成二进制异步计数器仿真
6．2同步二进制计数器的仿真实验
6．2．1同步二进制加法计数器的仿真
6．2．2同步二进制减法计数器的仿真
6．2．3集成同步二进制计数器74ls161和74ls163
6．3同步十进制计数器的仿真实验
6．3．18421bcd码同步十进制加法计数器
6．3．2集成同步十进制加法计数器74ls160和74ls162
6．3．3集成同步十进制加、减法计数器74ls190的仿真
6．4集成计数器容量扩展的仿真
6．4．1串行进位方式和并行进位方式
6．4．2整体置0方式和整体置数方式
6．5数码寄存器的仿真实验
6．5．14位数码寄存器的仿真实验
6．5．2移位寄存器的仿真实验
6．5．3移位寄存器的应用仿真
第7章 脉冲信号的产生与整形的仿真实验
7．1多谐振荡器的仿真实验
7．1．1由门电路构成的多谐振荡器
7．1．2石英晶体振荡器的仿真
7．1．3555定时器构成的多谐振荡器
7．1．4555定时器的应用
7．2555定时器的仿真实验
7．2．1555定时器逻辑功能的仿真测试
7．3施密特触发器的仿真实验
7．3．1用555定时器组成的施密特触发器
7．3．2集成施密特触发器
7．3．3施密特触发器的应用
7．4单稳态触发器仿真实验
7．4．1用555定时器组成的单稳态触发器
7．4．2集成单稳态触发器的仿真
7．4．3555定时器作单稳态触发器的应用
第8章 d／a转换与a／d转换的仿真实验
8．1d／a转换仿真实验
8．1．1权电阻网络d／a转换器
8．1．2r-2r倒t形电阻网络d／a转换器
8．1．38位集成d／a转换器仿真实验
8．2a／d转换仿真实验
8．2．18位a／d转换电路仿真
8．3综合应用a／d和d／a转换电路
第9章 综合设计与仿真
9．1抢答器的仿真
9．1．14路抢答器
9．1．2数显八路抢答器
9．2计数及显示电路
9．2．1一位数的计数电路
9．2．2两位数的计数电路
9．2．3三位数的计数电路
9．3彩灯循环控制器
9．3．1十盏灯循环点亮
9．3．216盏灯循环点亮
9．4数字电子钟
9．4．1数字电子钟
附录a常用数字集成电路索引
附录bmultisim 10元器件菜单栏及元器件库元器件速查
参考文献
版权页： 插图： 同步D触发器虽然解决了同步RS触发器输入端存在的约束问题，但缺点是存在着空翻现象。所以，它只能用于数据锁存，不能用作计数器、移位寄存器和存储器。 案例5—3：D锁存器。 锁存器是能够存储二进制数0和1的逻辑电路。D锁存器与D触发器的特性不同：D触发器输出端的状态变化，是在CP脉冲上升沿时刻被触发而变化（见后面的边沿D触发器），其余时间保持不变。D锁存器则是在CP有效期间，输出端Q状态跟随输入信号D变化而变化，可多次变化，即存在“空翻”现象。锁存器是电平控制的，而D触发器是边沿控制的。 一位D触发器只能传送或存储一位数据，而在实际中往往希望一次传送或存储多位数据。为此，可把多个D触发器的时钟输入端口CP并联起来，用一个公共的控制信号来控制，而各个数据端口仍然是各自独立地接收数据。锁存器也称为透明锁存器，当它的锁存信号不起作用时，输出信号随输入信号变化，就像信号通过一个缓冲器一样，一旦锁存信号起作用，则数据被锁住，输入信号不再起作用。 图5—11为4D锁存器74LS75组成的数据锁存器电路，它有4个数据输入端和4个数据输出端，1LE和2LE并联起来作为锁存选通信号，可以并行存取四位二进制数据，输入数据信号由字信号发生器产生并输出：0000，0001，…，1111。当锁存选通端为“1”时，锁存器的输出端跟随输入信号的变化而变化，一旦锁存选通信号为0，锁存器立即关闭，并锁存关闭之前一时刻输入的数据。同样，集成电路74LS373是8D锁存器（三态），可并行存取8位二进制数。
《全国普通高等院校电子信息规划教材:数字电子技术仿真实验教程》是全国普通高等院校电子信息规划教材。《全国普通高等院校电子信息规划教材:数字电子技术仿真实验教程》可作为高等院校电气、电子、通信、计算机、自动化和机电等专业的教辅、实验教材及参考书。《全国普通高等院校电子信息规划教材:数字电子技术仿真实验教程》内容详实，结构严谨，是多名专家智慧的结晶。
无