集成电路设计
2009-6
电子工业
王志功//陈莹梅
292
无
《集成电路设计（第2版）》是普通高等教育“十一五”国家级规划教材，全书遵循集成电路设计的流程，介绍集成电路设计的一系列基础知识。主要内容包括集成电路的材料、制造工艺和器件模型、集成电路模拟软件SPICE的基本用法、集成电路版图设计、模拟集成电路基本单元、数字集成电路基本单元、集成电路数字系统设计和集成电路的测试与封装等。本书提供配套电子课件。 本书可作为高等学校电子信息、微电子等专业高年级本科生和硕士生的教材，也可供集成电路设计工程师学习参考。
王志功：东南大学无线电系教授，博士生导师，电路与系统学科带头人，东南大学射频与光电集成电路研究所所长。1998年获得“国家杰出青年科学基金”。1998-2003年担任两届国家。“863”计划光电子主题专家组专家，2000年获教育部长江学者特聘教授。2001年以来担任教育部高等学校电子电气基础课程教学指导分委员会主任委员。2003年荣获“留学回国人员成就奖”。2004年荣获“全国侨界十杰”称号。2006年5月荣获“全国五一劳动奖章”。获得1项中国发明专利。7项德国发明专利和3项国际发明专利。出版专著1部、译著4部．教材4部。在国际和国家级重要学术会议和期刊上发表论文260余篇。
第1章 集成电路设计概述 1.1 集成电路的发展 1.2 集成电路设计流程及设计环境 1.3 集成电路制造途径 1.4 集成电路设计的知识范围 思考题第2章 集成电路材料、结构与理论 2.1 集成电路材料 2.1.1 硅 2.1.2 砷化镓 2.1.3 磷化铟 2.1.4 绝缘材料 2.1.5 金属材料 2.1.6 多晶硅 2.1.7 材料系统 2.2 半导体基础知识 2.2.1 半导体的晶体结构 2.2.2 本征半导体与杂质半导体 2.3 PN结与结型二极管 2.3.1 PN结的扩散与漂移 2.3.2 PN结型二极管 2.3.3 肖特基结二极管 2.3.4 欧姆型接触 2.4 双极型晶体管 2.4.1 双极型晶体管的基本结构 2.4.2 双极型晶体管的工作原理 2.5 MOS晶体管 2.5.1 MOS晶体管的基本结构 2.5.2 MOS晶体管的工作原理 2.5.3 MOS晶体管的伏安特性 思考题 本章参考文献第3章 集成电路基本工艺 3.1 外延生长 3.2 掩模版的制造 3.3 光刻原理与流程 3.3.1 光刻步骤 3.3.2 曝光方式 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺 思考题 本章参考文献第4章 集成电路器件工艺 4.1 双极型集成电路的基本制造工艺 4.1.1 双极型硅工艺 4.1.2 HBT工艺 4.2 MESFET和HEMT工艺 4.2.1 MESFET工艺 4.2.2 HEMT工艺 4.3 MOS和相关的VLSI工艺 4.3.1 PMOS工艺 4.3.2 NMOS工艺 4.3.3 CMOS工艺 4.4 BiCMOS工艺 思考题 本章参考文献第5章 MOS场效应管的特性 5.1 MOS场效应管 5.1.1 MOS管伏安特性的推导 5.1.2 MOS电容的组成 5.1.3 MOS电容的计算 5.2 MOS FET的阈值电压VT 5.3 体效应 5.4 MOSFET的温度特性 5.5 MOSFET的噪声 5.6 MOSFET尺寸按比例缩小 5.7 MOS器件的二阶效应 5.7.1 L和W的变化 5.7.2 迁移率的退化 5.7.3 沟道长度的调制 5.7.4 短沟道效应引起的阈值电压的变化 5.7.5 狭沟道效应引起的阈值电压的变化 思考题 本章参考文献第6章 集成电路器件及SPICE模型 6.1 无源器件结构及模型 6.1.1 互连线 6.1.2 电阻 6.1.3 电容 6.1.4 电感 6.1.5 分布参数元件 6.2 二极管电流方程及SPICE模型 6.2.1 二极管的电路模型 6.2.2 二极管的噪声模型 6.3 双极型晶体管电流方程及SPICE模型 6.3.1 双极型晶体管的EM模型 6.3.2 双极型晶体管的GP模型 6.4 结型场效应JFET(NJFPJF)模型 6.5 MESFET(NMFPMF)模型(SPICE3.x) 6.6 MOS管电流方程及SPICE模型 思考题 本章参考文献第7章 SPICE数模混合仿真程序的设计流程及方法 7.1 采用SPICE的电路设计流程 7.2 电路元件的SPICE输入语句格式 7.3 电路特性分析语句 7.4 电路特性控制语句 7.5 缓冲驱动器设计实例 7.6 跨导放大器设计实例 思考题 本章参考文献第8章 集成电路版图设计与工具 8.1 工艺流程的定义 8.2 版图几何设计规则 8.3 图元 8.3.1 MOS晶体管 8.3.2 集成电阻 8.3.3 集成电容 8.3.4 寄生二极管与三极管 8.4 版图设计准则 8.4.1 匹配设计 8.4.2 抗干扰设计 8.4.3 寄生优化设计 8.4.4 可靠性设计 8.5 电学设计规则与布线 8.6 基于Cadence平台的全定制IC设计 8.6.1 版图设计的环境 8.6.2 原理图编辑与仿真 8.6.3 版图编辑与验证 8.6.4 CMOS差动放大器版图设计实例 8.7 芯片的版图布局 8.8 版图设计的注意事项 思考题 本章参考文献第9章 模拟集成电路基本单元 9.1 电流源电路 9.1.1 双极型镜像电流源 9.1.2 MOS电流镜 9.2 基准电压源设计 9.2.1 双极型三管能隙基准源 9.2.2 MOS基准电压源 9.3 单端反相放大器 9.3.1 基本放大电路 9.3.2 改进的CMOS推挽放大器 9.4 差分放大器 9.4.1 BJT差分放大器 9.4.2 MOS差分放大器 9.4.3 CMOS差分放大器设计实例 9.5 运算放大器 9.5.1 性能参数 9.5.2 套筒式共源共栅运放 9.5.3 折叠式共源共栅运放 9.5.4 两级运放 9.5.5 CMOS运算放大器设计实例 9.6 振荡器 9.6.1 环形振荡器 9.6.2 LC振荡器 思考题 本章参考文献第10章 数字集成电路基本单元与版图 10.1 TTL基本电路 10.1.1 TTL反相器 10.1.2 TTL与非门 10.1.3 TTL或非门 10.2 CMOS基本门电路及版图实现 10.2.1 CMOS反相器 10.2.2 CMOS与非门和或非门 10.2.3 CMOS传输门和开关逻辑 10.2.4 三态门 10.2.5 驱动电路 10.3 数字电路标准单元库设计 10.3.1 基本原理 10.3.2 库单元设计 10.4 焊盘输入输出单元 10.4.1 输入单元 10.4.2 输出单元 10.4.3 输入输出双向三态单元(IO PAD) 10.5 了解CMOS存储器 10.5.1 动态随机存储器(DRAM) 10.5.2 静态随机存储器(SRAM) 10.5.3 闪存 思考题 本章参考文献第11章 集成电路数字系统设计基础 11.1 数字系统硬件描述语言 11.1.1 基于HDL语言的设计流程 11.1.2 Verilog HDL语言介绍 11.1.3 硬件描述语言VHDL 11.2 数字系统逻辑综合与物理实现 11.2.1 逻辑综合的流程 11.2.2 Verilog HDL与逻辑综合 11.2.3 自动布局布线 11.3 数字系统的FPGACPLD硬件验证 11.3.1 PLD概述 11.3.2 现场可编程门阵列(FPGA) 11.3.3 基于FPGA的数字系统硬件验证 思考题 本章参考文献第12章 集成电路的测试和封装 12.1 集成电路在芯片测试技术 12.2 集成电路封装形式与工艺流程 12.3 芯片键合 12.4 高速芯片封装 12.5 混合集成与微组装技术 12.6 数字集成电路测试方法 12.6.1 可测试性的重要性 12.6.2 测试基础 12.6.3 可测试性设计 思考题 本章参考文献
无